中国西部电力网
当前位置:成都振威世展展览有限公司-西部电力网-电力新闻|电力产品 >首页 -> 电力产品 -> 常用工具及材料

TOP

商品基本信息

商品名称: 1769-L24ER-QBFC1B
商品编号: 1769-L24ER-QBFC1B 
商品型号: 1769-L24ER-QBFC1B 
积分点数: 0 点
市面价格: 324 元
现售价格:  元
库存量: 不限 个
浏览人次: 4540
发 布 者: gw0001
发布日期: 2019-01-21 11:28:48
商品介绍
1769-L24ER-QBFC1B
1769-L24ER-QBFC1B 与双缓冲相对应的是单缓冲模式。以写操作为例,驱动程序每次在内存上分配一个缓冲区WR_BUF,该缓冲区的地址信息存储在DMA寄存器DMA_Reg中。当写满缓冲区WR_BUF时,DMA引擎会产生MSI中断,并通过PCIE核通知驱动程序。驱动分配新的缓冲区,并将该缓冲区地址通过PCIE总线写入DMA寄存器DMA_Reg中。中断的传输和DMA寄存器的更新会产生一定延时,这需要较大的TX_FIFO来存取延时期间DSP核产生的数据。

为精确测量中断延时时间,搭建了基于DELL T3400型PC和ML605开发套件的平台,通过ChipScope观察的波形结果如图2所示。DMA中断发生在时刻0(mwr_done:0﹥1);然后PCIE核向驱动发出MSI中断,驱动程序查询中断寄存器发生在时刻2241(irq_wr_accessed:1﹥0);驱动程序分配新的内存缓冲区,然后更新DMA寄存器发生在时刻2802(wr_dma_buff0_rdy:0﹥1)。在这2802个时钟周期内,PCIE器件无法将数据写入内存。PCIE的时钟频率为250 MHz,所以中断延时T=2802×(1/250 MHz)=11.2 μs。假定DSP核产生数据的速率为200 MB/s,中断延时期间将产生11.2 μs×200 MB/s=2241 B大小的数据。考虑到其他不可预测因素,如中断堵塞等,为了不丢失数据,TX_FIFO至少需要几KB的空间。这对于FPGA内宝贵的硬件资源(如Block RAM)来说是严峻的挑战。

与单缓冲模式相比,双缓冲模式优点归纳如下:
① 更新缓冲区不会引入中断延时,这意味着较小的FIFO即可满足需求,节约了硬件资源。
② 双缓冲模式延长了驱动程序处理中断的时间,也使缓冲区数据的处理更加容易,丢包率大大减小。
③ 数据的传输和内存缓冲区的数据处理可以并行处理,系统的实时性得到保证。
④ 双缓冲更适合Scatter/Gather DMA,取代block DMA,从而提高内存效率。

1769-L24ER-QBFC1B  
 
联系人:欧工
手机:18030229050                
电话:0592-5709821
传真:0592-5917519 
QQ 3151326358
邮箱 3151326358@qq.com
TU532   
DC551-CS31   
TU551-CS31   
DC505-FBP
TU505-FBP  
TU506-FBP   
07KR51 24VDC    
07KR51 120/230VAC    
07KT51 24VDC
AX561   
DC561  
DI561  
DI562  
DI571  
DO561   
DO571   
DO572   
DX561   
DX571
 
TB511-ETH   
TB521-ETH   
TB541-ETH 
AC800F控制器主单元 型号 
PM802F 8M 
PM803F 16M 
电源模件 型号 
SA801F 220VAC 
SA811F 
SD802F 24VDC 
SD812F 
以太网模件 型号 
EI801F 10BASE-2 
EI811F 
EI802F AUI 
EI812F 
EI803F 10BASE-T 
EI813F 
其它通讯模件 型号 
FI810F CAN 
FI820F Serial 

相关栏目

最新商品

热门商品

推荐商品

相关商品

广告位

1769-L24ER-QBFC1B - 常用工具及材料 - 成都振威世展展览有限公司-西部电力网-电力新闻|电力产品