National Instruments的Raether指出，FPGA开发还面临着一些问题，如开发时间，行业规范的兼容性，以及在电路板和封装设计方面分配适当的开发资源。类似NI CompactRIO （见照片）的器件中集成了一块FPGA来帮助实现产品开发。

　　GE Fanuc的Reed对专用标准产品（ASSP）组件很感兴趣，这些组件衍生自不同的传统ASIC设计。GE Fanuc以可用的IP （知识产权）核用于FPGA，以提高其工作效率；厂商用相同的技术推出标准组件的诸多修改版，以适应众多较小的市场领域。Reed总结说：“我们可以推出嵌入式处理器，更好地搭配组合所需的功能，而且不必为我们不需要的功能付费，这是因为IP核可以重复使用，我们可将这些IP核快速搭配，制成标准组件。”

　　我们目前要解决的是“专用集成电路”和“可编程器件”之争。而最终解决方案是否是混合芯片技术，让我们拭目以待

多内核 VCO带来最大灵活性：集成型 VCO 使该器件的输出频率达到 50 MHz 至 3760 MHz，无需传统的多重 VCO/PLL 组合即可支持各种应用。此外，LMX2581 还为设计人员带来更多选择，可通过一个外部VCO绕开内部多内核 VCO ；

针对高 RF 频谱纯度的低分数寄生信号（fracTIonal spurs）：提供 200MHz 相位检测器频率的 ？∑ 型 PLLaTInum™ PLL 引擎可提高寄生信号性能；

高集成度降低材料清单 （BOM） 成本：超低噪声宽带频率合成器高度集成 ？∑ 型分数 N PLL、支持储能电路的多内核 VCO、可选分频器、2 个每侧支持 10 dBm 单端的差动 RF 输出缓冲器，以及数个低噪声高精度低压降稳压器 （LDO）。

工具与支持

LMX2581eva l 评估板现已提供，可立即购买。该合成器的配套工具时钟设计工具 与 CodeLoader 软件可为工程师提供产品选择、环路滤波器设计以及定时解决方案仿真帮助，从而加速系统设计进程。这两款工具与其它时钟设计软件在 WEBENCH® 设计中心提供。TI E2ETM 社区的时钟与定时器论坛可为工程师提供技术支持，在这里可向 TI 专家咨询问题。